發布日期：2022-07-14 點擊率：72
靜電放電(ESD)現象并不新鮮,但是它的破壞力卻與日俱增。例如,在10%的相對濕度下,人們在地毯上行走時可以產生高達35,000V的靜電電壓。這對嬌弱的晶體電路將產生致命的破壞力。隨著半導體組件日益趨向小型化、高密度和功能復雜化,許多對主板面積要求嚴格的應用越來越容易受到ESD的影響。另外,隨著深亞微米工藝和甚精細線寬布線復雜半導體功能電路的出現,ESD的保護變得越來越重要。
跨國半導體公司已經ESD保護方面先行一步。在過去近半個世紀的IC設計制造過程中,這些企業積累了大量的相關技術:僅在美國獲證專利資料庫里就有1,926項以ESD為關鍵詞的專利技術。而由于起步較晚,中國半導體廠商在ESD保護設計方面的產業經驗可以說是一片空白。這使得其在同國外公司的競爭中處于劣勢。
在上海舉辦的ESD技術研討會上,來自臺灣交通大學電子研究所的柯明道教授就CMOS集成電路的片上ESD保護設計做了主題演講。
“實際上,從出廠到焊接,從進貨到上板,在電子產品的制造過程中,IC的ESD現象在任何情況下都有可能發生。”柯明道表示,“另外,在對被損壞的IC進行更換時,由于操作不當引起的ESD有可能損壞PCB板的銅線,從而使得整個電路徹底癱瘓。”更糟糕的是,在某些情況下,ESD的破壞只是局部的,它帶來的后果是最終產品交到終端用戶手中時,產品的使用壽命會大打折扣。“為了將損失降到最低,唯一的辦法就是盡可能提高IC的ESD保護能力。”柯明道說。
柯明道是全球集成電路 ESD特別是CMOS集成電路ESD保護領域屈指可數的專家之一。他在美國、中國大陸和臺灣地區擁有超過190項專利。
一般來說,ESD現象有人體模型(HBM)、設備模型(MM)、帶電體模型(CDM)三種電路模型。其中前者為脈沖衰減電路,后兩者為周期震蕩衰減電路。三種模型的典型峰值電流分別為(2,000V HBM)、(200V MM)以及15A(1000V CDM@4pF)。“對于細弱游絲的IC導電通路來說,如此大的電流強度無疑是一場災難。”柯明道表示。
“可以看到,CDM模式的破壞能力最強。”柯明道指出,“另一方面,隨著IC集成度的不斷提高,SoC開始出現,這使得IC的等效電容也在不斷加大。由于CDM模式下ESD的峰值電流同IC的等效電容成正比,因此IC的ESD承受能力還在持續下降。”
目前的工藝尺寸已經達到90nm,事實上,半導體制造商們正在向65nm甚至45nm工藝進軍,這意味著更窄的氧化柵極、更小的器件尺寸以及更大的晶粒(晶粒電容也隨之增大)。此外,高速I/O接口電路以及GHz級RF信號的出現使得在I/O接口處放置相對較大體形的ESD器件比過去變得更加困難。這些因素導致未來CMOS集成電路在可能出現的ESD面前將不堪一擊。柯明道指出,如何提高IC產品的片上ESD防護能力,尤其是如何提高對CDM ESD的防護能力成為擺在IC設計工程師面前的一個挑戰。
柯明道:如何提高IC產品對CDM ESD的防護能力是IC設計工程師面臨的一個挑戰。
對IC進行失效分析不失為一個解決問題的好方法。通過先進的成像解剖設備,設計人員可以精確地定位問題所在,并對其可能的原因進行分析,從而重新優化IC的物理結構。“這樣做帶來的好處是,你再也不用盲目尋找導致問題出現的原因了。”臺灣閎康科技(Materials Analysis Technology)總經理謝詠芬表示,“這將大大加快IC的開發過程,加速產品上市時間,并節約由于ESD防護能力不高而帶來的必須反復流片造成的損失。”
謝詠芬介紹,閎康科技掌握了完整的ESD測試標準與方法,能夠提供包括由EMMI、OBIRCH、SEM&TEM等設備進行的失效分析,可進行HBM、MM、不帶插座(Non-Socket)與帶插座的CDM以及粘晶(Die Mount)和線邦定(Wire Bonding)等測試服務。
柯明道領導的技術團隊正在同閎康科技進行合作:在初步設計完成之后,該團隊給出測試布線圖并進行試驗流片后,再利用閎康科技在失效分析方面的優勢對樣片進行ESD測試,最后根據測試結果進行重布局,并再次投片。據介紹,一般情況下可在2~3個月內完成一套達到設計標準的PAD設計。這受到了許多晶圓廠和IC設計公司的歡迎。
為了將閎康科技的技術經驗引入新興的大陸半導體制造業,上海圣景微電子公司與臺灣閎康科技宣布將在上海成立一家合資公司,為中國大陸的半導體企業提供高端芯片結構分析和失效分析方面的服務。
謝詠芬表示:“中國大陸半導體企業對于ESD測試和分析的需求正在起步,我們非常看好這個市場。”而姚海平也指出:“對于半導體行業來說,ESD保護設計的技術積累至關重要。目前臺灣地區的同行們已經走過這個階段,中國大陸的本土企業要想在國際競爭中勝出,這是不可跨越的一步。”
作者:王彥
