1 引言

    隨著嵌入式微處理器和嵌入式操作系統的發展，嵌入式系統在通訊、控制和消費電子等諸多領域得到了廣泛的應用。嵌入式系統通常是面向特定應用的嵌入式CPU，與通用型的最大不同就是嵌入式CPU大多工作在為特定用戶群設計的系統中，它通常都具有低功耗、體積小、集成度高等特點，能夠把通用CPU中許多由板卡完成的任務集成在芯片內部，從而有利于嵌入式系統設計趨于小型化，以動能力增強，與網絡的耦合也越來越緊密。
    本文利用ARM嵌入式系統構造微型化的工程地震儀雛形，以滿足特定條件的工作需要，降低功耗，節省能源以延長工作時間，減小儀器尺寸和重量，使儀器更為輕便。

2 現有工程地震儀簡介

    工程地震儀應用于地基、路基與基礎工程檢測；隧道工程檢測；大中型水庫的運行觀測；橋梁工程檢測；環境與地質災害檢測與評價等工程領域的地震檢測任務l2 。一般來講工程地震儀器利用錘擊、電火花或爆炸等作為激發震源，硬件上由前置放大器，數據采集卡，A／D轉換器，工控機(便攜式微機)等部分組成。而數據采集，數據處理，分析軟件都存儲在工控機內，可以隨時處理現場所采集的原始數據，發現問題及時處理。其功能一般有：瞬態多點端雷波勘探淺層反射測量淺層折射測量波速(剪切波)測量多波高密度地震映像樁基檢測土建工程質量檢測場地常時微動測量震動爆破測量。如圖1 所示

其中，數據的顯示，數據的處理和存儲都是用工業控制微機來完成的，下面是一款典型的現有工程地震儀器工業控制微機的硬件配置：
CPU ：PIII 500MHz
內存：128MB
硬盤：不小于40GB
光驅：內置
顯示屏：800×600點陣VGA液晶顯示屏(TFT真彩)
輸入設備：觸摸屏輸入、精致小鍵盤、光電鼠標
接口：雙串一并、雙USB口、鼠標口、鍵盤口等標準口

移動存儲：256M電子U盤

    現有工程地震儀由于工控機功耗較高，體積尺寸大，野外攜帶不很方便，尤其是當野外工作需要電池支持時，受功耗的影響工作時間可能受一定的限制。對于某些特定場合，如煤礦井下作業時要考慮到防爆因素，必須在儀器外裝加防爆外殼，而防爆因素與功耗，體積等密切相關，這便要求有相對功耗小，體積重量小的微型工程地震儀的出現。

3 系統硬件設計

3．1 工作原理

    系統硬件主要分為ARM處理器模塊、協處理器FPGA模塊、預處理和A／D模塊、通用外設模塊4個部分，ARM處理器和現場可編程門陣列(FP.GA)共同組成監控系統的核心處理單元?，F場勘探檢測時，可利用爆炸的方式作為激發震源，當一次爆炸啟動后，傳感器信號通過模擬開關，先經過前置放大和濾波等預處理，獲取符合A／D轉換芯片要求的信號，經過A／D轉換，進入FIFO，然后由嵌入式微處理器讀取并處理數據，然后將數據存儲到SIM卡或USB存儲設備中。在A／D轉換模塊中，采用多路模擬開關，可完成大數量點的數據采集。FPGA是整個系統的控制中心，控制采集通道的切換，A／D轉換芯片的啟停，轉換后的數據在FIFO中的存放以及向主處理器$3C2410A產生中斷請求讀取FIFO中的數據。如圖2所示。

3．2 硬件介紹

3．2．1 協處理器模塊

     系統的協處理器采用Xilinx公司的FPGA，型號為SPARTANIIE XC2SIOOE。該芯片共有2700個邏輯單元，10萬個邏輯門，片內塊RAM為40KB。其具體實現以下功能：
· A／D模塊讀／寫時序控制；
· 生成FIFO，其主要功能是存儲經A／D編碼的數據：
· 提供ARM處理器控制信號。
FPGA芯片分4部分來實現上述功能：
(1)內部控制信號產生器
FPGA對50 MHz時鐘分頻產生A／D芯片采樣時鐘Sampleclk和ARM處理器外部時鐘Sysclk；Sysclk經鎖相環電路(PLL)后產生ARM處理器工作所需的時鐘信號 。

(2)ARM控制器
提供ARM處理器正常工作所必須的各種控制信號；實現ARM處理器地址總線、數據總線和外部中斷信號接入 。