電壓比較器是對(duì)輸入信號(hào)進(jìn)行鑒幅與比較的電路，其功能是比較一個(gè)模擬信號(hào)和另一個(gè)模擬信號(hào)(參考信號(hào))，并以輸出比較得到的二進(jìn)制信號(hào)。其在A／D轉(zhuǎn)換器、數(shù)據(jù)傳輸器、切換功率調(diào)節(jié)器等設(shè)備中有著廣泛的應(yīng)用。在高速度、高精度A／D轉(zhuǎn)換器中，比較器的精度和速度直接影響轉(zhuǎn)換電路的轉(zhuǎn)換精度和轉(zhuǎn)換速度等關(guān)鍵指標(biāo)；在數(shù)據(jù)傳輸器中，比較器的性能對(duì)數(shù)據(jù)傳輸?shù)恼`碼率有著很大的影響；在切換功率調(diào)節(jié)器中，調(diào)節(jié)器的功率調(diào)節(jié)性能在很大程度上依賴于電壓比較器的性能。因此，是高工作頻率、高增益、低失調(diào)電壓、高性能的電壓比較器，在模擬集成電路和數(shù)／?；旌霞呻娐分惺种匾?。仿真結(jié)果表明，該電壓比較器適用于高速A／D轉(zhuǎn)換器、高速數(shù)據(jù)傳輸器及高性能切換功率調(diào)節(jié)器等設(shè)備中。
1 比較器電路設(shè)計(jì)
這里介紹的電壓比較器是傳統(tǒng)的預(yù)放大鎖存比較器，采用預(yù)放大器、鎖存比較器和輸出緩沖級(jí)級(jí)聯(lián)的方式來(lái)實(shí)現(xiàn)，其原理框圖如圖1所示。
如圖2中第一部分所示，M20和M21構(gòu)成差分放大管；M4，M6組成有源負(fù)載。M2，M3分別與M4，M6并聯(lián)，以向差分放大管注人大電流，同時(shí)也減小了M4和M6的寬長(zhǎng)比，降低了電路的輸入電容，以利于電路提高頻率特性。該放大器的增益可表示為：
從式(1)可以看出，在管子寬長(zhǎng)比確定后，Av與(1+ISD2／ISD4)1/2成正比，若M2向M21注入大電流，則在保證高頻時(shí)能提高放大器的增益。該放大器的增益為12．9 dB(4．415 7倍)，3 dB帶寬為582．64 MHz。
1．2 鎖存比較電路
鎖存比較電路是整個(gè)比較器的核心部分，它應(yīng)能區(qū)分毫伏量級(jí)的輸入信號(hào)差。如圖2中第二部分所示， M17,M18交叉互連實(shí)現(xiàn)正反饋，以提高比較電路的增益。利用前級(jí)預(yù)放大器的輸出，控制鎖存器輸入電流I+，I_的變化，若I_遠(yuǎn)大于I_，則M16和 M18導(dǎo)通，Vout-△0，Uout+=(2L16I+／WμnCox)+VTHN；若I_增大而I+減小，M18的漏一源電壓升高，當(dāng)高到M17的 VTHN時(shí)，M17導(dǎo)通，此時(shí)M17管開始抽取原來(lái)流過(guò)M16管的電流，這會(huì)使M16管的漏一源電壓下降，并導(dǎo)致M18管截止，電路的輸出狀態(tài)發(fā)生轉(zhuǎn)換。當(dāng)I-增大到一定程度時(shí)會(huì)導(dǎo)致M18進(jìn)入飽和區(qū)，此時(shí)臨界電流值I-=(I+)(W17μnCox／L17)／(W16μnCox／L16)，該電流臨界點(diǎn)也是輸出電壓發(fā)生轉(zhuǎn)換的臨界點(diǎn)。同理可得，當(dāng)I+增大時(shí)，發(fā)生轉(zhuǎn)換的電流臨界點(diǎn)I+=(I-)(W17μnCox／L17)／ (W16μCox／L16)。
該鎖存比較器發(fā)生轉(zhuǎn)換時(shí)的輸入電壓差為1．37 mV。從鎖存器的瞬態(tài)特性可以看出，在輸入信號(hào)發(fā)生跳變時(shí)，通過(guò)比較輸入信號(hào)和2．5 V參考信號(hào)，鎖存比較器給出兩個(gè)向相反方向變化的輸出信號(hào)，實(shí)現(xiàn)了比較功能。
1．3 輸出緩沖驅(qū)動(dòng)級(jí)
輸出緩沖驅(qū)動(dòng)級(jí)(又稱后放大器)的主要作用是把鎖存比較電路的輸出信號(hào)轉(zhuǎn)化成邏輯電平(0 V或5 V)。如圖2中第三部分所示，M8，M10，M11,M13,M14,M15組成差分自偏置電路，它能吸人和供出較大的電流，使比較器在驅(qū)動(dòng)大的容性負(fù)載時(shí)速度不受擺率的限制。M9，M12組成一個(gè)反相器，用作附加的增益級(jí)，同時(shí)實(shí)現(xiàn)負(fù)載電容和自偏置差分放大器之間的隔離。要使輸出緩沖級(jí)工作在線性區(qū)，輸入信號(hào)的幅度一般要在1～3．5 V之間，所以在電路中串入M26管來(lái)提升鎖存器輸出電壓的幅值。
2 電路仿真
在5 V電源的電壓下，Vin-端加2．5 V參考信號(hào)，在Cadence軟件平臺(tái)下用Spec-tre工具對(duì)基于CSMC 0．5 μmCMOS工藝模型的電路進(jìn)行仿真，得到比較器的增益、帶寬、上升延時(shí)、下降延時(shí)、輸入共模范圍如圖3所示。
用Cadence自帶的Dracula工具對(duì)版圖進(jìn)行驗(yàn)證，通過(guò)設(shè)計(jì)規(guī)則檢查(DRC)，該版圖符合CSMC0．5μmCMOS工藝的相關(guān)設(shè)計(jì)規(guī)則。通過(guò)電路圖和版圖的對(duì)照(LVS)，版圖中的器件及器件間的連接情況與電路圖中相一致，保證了該版圖是圖2所示電路圖的物理掩模圖形集。此外，在做完DRC和 LVS后，版圖的電氣規(guī)則檢查(ERC)也同時(shí)完成了，這是Dracula工具的一個(gè)主要特點(diǎn)。ERC報(bào)告顯示該版圖中無(wú)短路、斷路等電氣規(guī)則錯(cuò)誤。
3 版圖設(shè)計(jì)
集成電路的版圖是芯片在實(shí)際制作時(shí)物理掩模圖形的集合，是從電路原理圖到實(shí)際芯片的關(guān)鍵過(guò)渡環(huán)節(jié)。版圖的設(shè)計(jì)直接影響著芯片的最終性能。模擬集成電路版圖的設(shè)計(jì)要求更高，它不僅有技術(shù)成分，還需要許多藝術(shù)性的布局和走線。
基于CSMC 0．5μm CMOS(N-Well硅柵)工藝設(shè)計(jì)的集成電壓比較器版圖如圖4所示。其中電阻為制作在N-well中的P+擴(kuò)散條；MOS管為NORMAL器件，其溝道寬長(zhǎng)為多晶硅柵覆蓋有源區(qū)部分的寬長(zhǎng)。包圍有源區(qū)的N+diff和P+diff，用來(lái)表明管子是NMOS管，還是PMOS管，版圖面積為57μm×69 μm。
4 結(jié) 語(yǔ)
在CSMC O．5μm CMOS工藝條件下，采用預(yù)放大器、鎖存比較電路和輸出緩沖級(jí)級(jí)聯(lián)的鎖存比較電路結(jié)構(gòu)，設(shè)計(jì)了一個(gè)高速、高精度的高性能集成電壓比較器，它具有低輸入失調(diào)電壓、低功耗的特點(diǎn)。完成從電路原理圖設(shè)計(jì)到版圖設(shè)計(jì)和驗(yàn)證(DRC，LVS)以及工藝角仿真和分析的整個(gè)設(shè)計(jì)流程。從仿真結(jié)果可以看出，這一高性能電壓比較器適用于高速A／D轉(zhuǎn)換器、高速數(shù)據(jù)傳輸器及高性能切換功率調(diào)節(jié)器等設(shè)備中。
