計(jì)算機(jī)網(wǎng)絡(luò)協(xié)議一致性測(cè)試是檢驗(yàn)計(jì)算機(jī)網(wǎng)絡(luò)各部分正確互連、互通和互操作的關(guān)鍵技術(shù)，用來(lái)驗(yàn)證產(chǎn)品協(xié)議實(shí)現(xiàn)與相應(yīng)協(xié)議標(biāo)準(zhǔn)之間的一致性。即在同一網(wǎng)絡(luò)協(xié)議標(biāo)準(zhǔn)下檢驗(yàn)不同的待測(cè)設(shè)備是否在相同的外部輸入下，輸出相同的結(jié)果。

　　摘要：針對(duì)我國(guó)當(dāng)前網(wǎng)絡(luò)互連、互通的迫切需求，提出了一種通用的網(wǎng)絡(luò)協(xié)議一致性測(cè)試平臺(tái)的設(shè)計(jì)方案。通過(guò)對(duì)通用平臺(tái)硬件結(jié)構(gòu)和軟件設(shè)計(jì)的說(shuō)明，闡述了通用平臺(tái)的工作過(guò)程和測(cè)試方法，為網(wǎng)絡(luò)協(xié)議一致性測(cè)試提出了有效的解決方案。

　　0 前言

　　計(jì)算機(jī)網(wǎng)絡(luò)協(xié)議一致性測(cè)試是檢驗(yàn)計(jì)算機(jī)網(wǎng)絡(luò)各部分正確互連、互通和互操作的關(guān)鍵技術(shù)，用來(lái)驗(yàn)證產(chǎn)品協(xié)議實(shí)現(xiàn)與相應(yīng)協(xié)議標(biāo)準(zhǔn)之間的一致性。即在同一網(wǎng)絡(luò)協(xié)議標(biāo)準(zhǔn)下檢驗(yàn)不同的待測(cè)設(shè)備是否在相同的外部輸入下，輸出相同的結(jié)果。
目前， 我國(guó)網(wǎng)絡(luò)產(chǎn)品檢測(cè)的技術(shù)水平和能力與國(guó)際上存在較大差距，協(xié)議一致性測(cè)試產(chǎn)品的設(shè)計(jì)大多停留在測(cè)試方法的理論研究上，在協(xié)議測(cè)試的通用平臺(tái)方面還缺乏較好的解決方案。

　　1 網(wǎng)絡(luò)協(xié)議一致性測(cè)試概述

　　網(wǎng)絡(luò)協(xié)議的一致性測(cè)試是一種功能性的黑盒測(cè)試，通常包括靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試兩類。靜態(tài)測(cè)試是指協(xié)議實(shí)現(xiàn)者向測(cè)試方提交“協(xié)議實(shí)現(xiàn)一致性聲明”與協(xié)議中的靜態(tài)一致性要求相比較，動(dòng)態(tài)測(cè)試是運(yùn)行測(cè)試集對(duì)DUT(Device under Test)進(jìn)行測(cè)試。

　　協(xié)議一致陛測(cè)試包括三個(gè)階段：第一階段是測(cè)試生成，為特定協(xié)議產(chǎn)生獨(dú)立于所有協(xié)議實(shí)現(xiàn)的抽象測(cè)試集；第二階段是測(cè)試實(shí)現(xiàn)，把抽象測(cè)試集中的測(cè)試?yán)D(zhuǎn)換成可執(zhí)行的測(cè)試?yán)坏谌A段為測(cè)試執(zhí)行，在特定的DUT上執(zhí)行測(cè)試用例。

　　通用網(wǎng)絡(luò)協(xié)議一致性測(cè)試平臺(tái)用于動(dòng)態(tài)測(cè)試，也分為三個(gè)階段：第一階段是對(duì)一個(gè)指定的協(xié)議生成一個(gè)測(cè)試套集，根據(jù)協(xié)議的要求，這個(gè)測(cè)試套集可以在實(shí)現(xiàn)前對(duì)收發(fā)雙方進(jìn)行的交互進(jìn)行完全設(shè)定，或者在某些需要雙方互動(dòng)(字段值需要對(duì)方的數(shù)據(jù)來(lái)進(jìn)行填寫)的字段給出一個(gè)變量。第二階段是按照這個(gè)測(cè)試套集對(duì)被測(cè)設(shè)備的協(xié)議實(shí)現(xiàn)(DUT)進(jìn)行黑盒測(cè)試；第三個(gè)階段是通過(guò)比較DUT的實(shí)際輸出與預(yù)期輸出的異同，從而實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的一致性測(cè)試。

　　通用平臺(tái)對(duì)各個(gè)不同的協(xié)議可支持生成不同的測(cè)試套集，分別進(jìn)行測(cè)試和一致性對(duì)比。

　　2 通用平臺(tái)組成

　　通用平臺(tái)由控制臺(tái)、測(cè)試機(jī)兩部分組成。其中控制臺(tái)負(fù)責(zé)配置測(cè)試套集的策略、測(cè)試結(jié)果的統(tǒng)計(jì)分析及人機(jī)交互；測(cè)試機(jī)負(fù)責(zé)生成或接收測(cè)試套集，然后生成測(cè)試流發(fā)送到被測(cè)設(shè)備；并從被測(cè)設(shè)備接收測(cè)試數(shù)據(jù)；然后將數(shù)據(jù)返回控制臺(tái)。如圖1所示。

　　2．1 控制臺(tái)

　　控制臺(tái)硬件可以是一臺(tái)PC機(jī)，其網(wǎng)卡與測(cè)試機(jī)控制口相連。在高層通過(guò)人機(jī)對(duì)話界面，對(duì)協(xié)議、算法及網(wǎng)絡(luò)參數(shù)進(jìn)行配置，對(duì)測(cè)試套集生成模式及使用方式等進(jìn)行策略設(shè)置；通過(guò)驅(qū)動(dòng)程序與測(cè)試機(jī)進(jìn)行通信，向測(cè)試機(jī)輸入測(cè)試套集的參數(shù)配置，并接收測(cè)試機(jī)輸出的結(jié)果；并對(duì)測(cè)試結(jié)果進(jìn)行統(tǒng)計(jì)分析。

　　軟件模塊包括界面模塊、協(xié)議接口模塊、算法接口模塊、網(wǎng)絡(luò)接口模塊、通信模塊、統(tǒng)計(jì)分析模塊。

　　2．2 測(cè)試機(jī)

　　2．2．1 硬件組成

　　測(cè)試機(jī)硬件采用高性能、高可靠性、高穩(wěn)定性的嵌入式多核處理器平臺(tái)。配置高速100M、1000M自適應(yīng)以太網(wǎng)口，可擴(kuò)展的大容量DDR2內(nèi)存和大容量的Flash空間。硬件框圖如圖2所示，多核處理器平臺(tái)的核心部件為CPU、CPLD和FPGA。

　　CPU主要用于接收來(lái)自控制機(jī)的網(wǎng)絡(luò)、協(xié)議、算法參數(shù)并生成實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的測(cè)試套集，它可以直接對(duì)被測(cè)設(shè)備發(fā)送或者接收測(cè)試流，或者通過(guò)自定義總線將測(cè)試套集存儲(chǔ)在SRAM中，以實(shí)現(xiàn)快速的測(cè)試；它還實(shí)現(xiàn)對(duì)外圍配套器件的控制，包括DDR、Flash、噪聲、日歷時(shí)鐘以及譯碼等。CPU的PCI總線轉(zhuǎn)換出一個(gè)網(wǎng)絡(luò)，作為測(cè)試機(jī)的控制口，與控制機(jī)進(jìn)行通信。CPU的串口總線接出一個(gè)RS232串口。