功率放大器是構建新一代通信系統的核心組件，這類通信系統需要超寬的帶寬以支持高數據速率。為了設計一款高效的功率放大器，晶體管必須工作于開關模式之下，并且/或者具有反射端接諧波。然而，為了能在一個以上倍頻程帶寬下正常工作，在較低頻率下，諧波端應在帶內。此外，Bode-Fano帶寬理論認為，對于給定的復合負載，可實現帶寬存在一個基本限值，該限值會降低目標負載阻抗，進一步偏離高效條件。

　　在本文中，我們將比較和對比兩種不同的寬帶高效功率放大器設計技術。一種設計采用一種非均勻分布式放大器拓撲結構，完全集成于一個MMIC之中，其輸入和輸出匹配至50 Ω。另一種設計采用混合式設計技術，在封裝中集成了橋接-T輸入匹配MMIC。本文將首先簡要描述電路制造工藝，然后逐一展示和討論各種設計拓撲結構。

　　器件技術和工藝

　　這里使用的AlGaN/GaN HEMT器件基于TriQuint的0.25 μmGaN工藝TQGaN25，采用100mm SiC晶圓制成。這是一種TriQuint推出的大規模制造技術。在PAE匹配條件下，一個四指100μm柵極寬度晶體管(偏置電壓：Vd=40V，Id=100 mA/mm)的典型功率密度為5.5W/mm，10GHz時的PAE為60%。

　　分布式放大器設計

　　A. 電路設計

　　為了實現最高的功率和效率，我們選擇了非均勻分布式功率放大器(NDPA)拓撲結構。NDPA不是以50Ω的阻抗端接漏極線路，而是采用了漸變傳輸線。為每條傳輸線路選擇特定的寬度，以便為每個單元提供最佳負載。在某些情況下，各個單元的器件尺寸也采用漸變設計。

　　由于目標工作頻率為30MHz至2.7GHz，所以，我們選擇了5-單元設計，器件總周長為2.4mm，以實現功率、增益、帶寬和芯片尺寸的平衡。隨后，我們計算出了各單元的器件尺寸和傳輸線路阻抗。結果如表1所示。第一個單元的尺寸為1.2mm，其目的是實現功率和效率的最大化。其余單元尺寸相等，均為0.3mm。請注意，在表1中，有一列為各個單元的漏電流(Id)。該電流表示器件的最大驅動電流，設定了輸出走線的最小寬度。

　　表I:5單元NDPA的計算結果

　　圖1：10W高效分布式放大器MMIC示意圖。芯片的總尺寸2.4 mm×1.8mm。

　　MMIC成品如圖1所示。芯片的最終尺寸為2.4mm×1.8mm。為了支持最低30MHz的工作頻率，我們選擇了片外偏置選項。這種設計的一個特點是在第一單元輸出端使用了線圈。請參考前面的表1，處理450mA電流所需的最小寬度為30μm。然而，在100μm厚的SiC基板上，寬30μm線路的典型阻抗只有76Ω，離最佳負載100Ω還有很大的差距。然而，線圈實際上會通過互耦合的方式增大線路的有效阻抗，仿真條件下，該線路的阻抗為105Ω。這樣就可以實現高效運行。

　　B. MMIC測量值

　　我們把MMIC成品焊接在一塊厚40密耳的CuMo承板上，同時把RO4003板裝在MMIC周圍，以便進行評估。我們對電路板上的50?走線進行了去嵌入處理，使測量參考平面位于焊線的末端。如圖2所示，在30MHz至2.7GHz范圍內，典型增益為20dB，并且在相同頻率范圍內，輸入和輸出回波損耗為10dB或更低。

　　圖2：NDPA的實測小信號S參數值。MMIC在偏置于30V，360mA。

　　圖3：分布式放大器的實測Pout和PAE值。放大器以27dBm的恒定輸入功率驅動，偏置電壓Vd=30V，偏置電流Idq=360mA。

　　大信號測量值表明，結果良好。圖3所示為MMIC在整個頻率范圍內，在27dBm的恒定輸入功率(這相當于約5dB的壓縮值)下的輸出功率和PAE。當漏極電壓為30V時，MMIC在不超過2.5GHz的整個頻率范圍內可產生大于10W的輸出功率，在不超過2.7GHz的范圍內，可產生8W或以上的輸出功率(功率密度超過4 W/mm)，并且在整個頻段，PAE均優于52%。在500MHz以下，MMIC可實現近70%的PAE。如此高的PAE源于第一個單元加載了高阻抗。請注意，這里展示的功率和PAE測量值只是在基頻輸出功率條件下得到的結果，不得用于計算功耗。要計算功耗，我們必須使用總功率，包括諧波下的所有功率。