三星公司已經(jīng)開始量產(chǎn)其48層（即單NAND內(nèi)48層單元，屬于第三代升級技術(shù)）3D V-NAND芯片，預(yù)計其將被用于SSD T3（mSATA接口加850 EVO V2）、NVMe SSD（PM971-NVMe）以及企業(yè)級SSD（PM1633a）等SSD產(chǎn)品。在各設(shè)備當(dāng)中，將包含大量48層3D V-NAND存儲芯片且通過引線鍵合技術(shù)實現(xiàn)彼此堆疊。三星公司在48層3D V-NAND芯片中集成了512 GB存儲單元，意味著每個NAND晶片為32 GB容量（256 Gb）。三星的32層（第二代方案）3D V-NAND晶片則為10.67 GB容量（85.33 Gb）。因此，第二代與第三代3D V-NAND設(shè)備之間到底存在哪些差別？是否單純只是將單元層數(shù)由32提升到48？
對此，我們對兩款設(shè)備進行深入剖析，著眼于單元架構(gòu)、材質(zhì)、布局以及封裝等角度。下面來看分析結(jié)論：
存儲密度與晶片平面圖
圖一所示為16 48層3D V-NAND晶片，MCP（即多芯片封裝）內(nèi)包含雙F-Chips。48層的裸片效率顯然更高。32層3D V-NAND晶片面積為84.3平方毫米，而48層3D V-NAND晶片則為99.8平方毫米，意味著其長度較上代方案提升17.3%（如圖二所示）。每單元晶片存儲密度則提升至2.57 Gb每平方毫米。而目前最頂級的高密度2D平面NAND設(shè)備為東芝的15納米TLC NAND，具體水平為1.28 Gb每平方毫米。二者之間的最大差異在于：1）平面（NAND存儲陣列）區(qū)，2）位線開關(guān)與頁緩沖區(qū)，3）邏輯與外圍區(qū)以及4）加入F-Chips。每塊晶片分為兩層。NAND存儲陣列區(qū)由原本的48.9平方毫米增加至68.7平方毫米，提升為40.3%。而位線開關(guān)電路則與32層方案保持一致，不過頁面緩沖區(qū)則縮小了20%。邏輯與外圍電路面積減少34.8%。換言之，三星方面大幅削減了頁緩沖與周邊區(qū)面積，從而使其在存儲密度與晶片效率方面得到提升。另外，16層堆疊設(shè)計中的晶片厚度也由132微米降低至36微米。
圖一，三星48層3D V-NAND設(shè)備，采用16層垂直堆疊NAND晶片與雙F-Chips，拆機圖片。
圖二，32層與48層3D V-NAND對比。
F-Chip閃亮登場
三星公司在去年的ISSCC2015大會上首公宣布將F-Chip嵌入至其NAND閃存封裝當(dāng)中。總體來講，SSD硬件架構(gòu)是由存儲控制器、NAND閃存與DRAM所共同構(gòu)成。
F-Chip負責(zé)在存儲控制器之間的I/O總線上實現(xiàn)點對點拓撲，另外F-Chip還會對通道內(nèi)的不必要反射進行緩沖。另外，F(xiàn)-Chip在其與NAND設(shè)備之間建立了兩套內(nèi)部I/O總線，從而降低F-Chip到NAND接口的容量負載。另外，其支持再定時模式，旨在從存儲控制器中將I/O信號傳輸至NAND設(shè)備。
再有，F(xiàn)-Chip亦改善了NAND設(shè)備與異步接口中出現(xiàn)的時序容限所引發(fā)的定時不穩(wěn)狀況。單一F-Chip接入八塊V-NAND晶片，意味著雙F-Chips可嵌入至16晶片封裝內(nèi)。圖三所示為從MCP中分離出來的F-Chip，其中包含ROM、DC發(fā)電、CMD譯碼器、數(shù)據(jù)路徑、TX/RX以及引線接合盤等電路元件。F-Chip晶片面積為0.057平方毫米。
圖三，從三星48層3D V-NAND MCP中拆分出來的F-Chip晶片
