數(shù)字信號處理器從20世紀(jì)70年代的專用信號處理器開始發(fā)展到VLSI陣列處理器，其應(yīng)用領(lǐng)域已經(jīng)從最初的語音、聲納等低頻信號的處理發(fā)展到雷達(dá)、圖像等視頻大數(shù)據(jù)量的信號處理。由于浮點(diǎn)運(yùn)算和并行處理技術(shù)的利用，信號處理器處理能力已得到極大的提高。數(shù)字信號處理器還將繼續(xù)沿著提高處理速度和運(yùn)算精度兩個方向發(fā)展在體系結(jié)構(gòu)上數(shù)據(jù)流結(jié)構(gòu)以至人工神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)等將可能成為下一代數(shù)字信號處理器的基本結(jié)構(gòu)模式。算法格式DSP的算法有多種。絕大多數(shù)的DSP處理器使用定點(diǎn)算法，數(shù)字表示為整數(shù)或-1.0到+1.0之間的小數(shù)形式。有些處理器采用浮點(diǎn)算法，數(shù)據(jù)表示成尾數(shù)加指數(shù)的形式：尾數(shù)×2指數(shù)。浮點(diǎn)算法是一種較復(fù)雜的常規(guī)算法，利用浮點(diǎn)數(shù)據(jù)可以實(shí)現(xiàn)大的數(shù)據(jù)動態(tài)范圍。這個動態(tài)范圍可以用最大和最小數(shù)的比值來表示。浮點(diǎn)DSP在應(yīng)用中，設(shè)計工程師不用關(guān)心動態(tài)范圍和精度一類的問題。浮點(diǎn)DSP比定點(diǎn)DSP更容易編程，但是成本和功耗高。由于成本和功耗的原因，一般批量產(chǎn)品選用定點(diǎn)DSP。編程和算法設(shè)計人員通過分析或仿真來確定所需要的動態(tài)范圍和精度。如果要求易于開發(fā)，而且動態(tài)范圍很寬、精度很高，可以考慮采用浮點(diǎn)DSP。也可以在采用定點(diǎn)DSP的條件下由軟件實(shí)現(xiàn)浮點(diǎn)計算，但是這樣的軟件程序會占用大量處理器時間，因而很少使用。有效的辦法是“塊浮點(diǎn)”，利用該方法將具有相同指數(shù)，而尾數(shù)不同的一組數(shù)據(jù)作為數(shù)據(jù)塊進(jìn)行處理。
“塊浮點(diǎn)”處理通常用軟件來實(shí)現(xiàn)。數(shù)據(jù)寬度所有浮點(diǎn)DSP的字寬為32位，而定點(diǎn)DSP的字寬一般為16位，也有24位和20位的DSP，如摩托羅拉的DSP563XX系列和Zoran公司的ZR3800X系列。由于字寬與DSP的外部尺寸、管腳數(shù)量以及需要的存儲器的大小等有很大的關(guān)系，所以字寬的長短直接影響到器件的成本。字寬越寬則尺寸越大，管腳越多，存儲器要求也越大，成本相應(yīng)地增大。在滿足設(shè)計要求的條件下，要盡量選用小字寬的DSP以減小成本。在關(guān)于定點(diǎn)和浮點(diǎn)的選擇時，可以權(quán)衡字寬和開發(fā)復(fù)雜度之間的關(guān)系。例如，通過將指令組合連用，一個16位字寬的DSP器件也可以實(shí)現(xiàn)32位字寬雙精度算法。如果單精度能滿足絕大多數(shù)的計算要求，而僅少量代碼需要雙精度，這種方法也可行，但如果大多數(shù)的計算要求精度很高，則需要選用較大字寬的處理器。請注意，絕大多數(shù)DSP器件的指令字和數(shù)據(jù)字的寬度一樣，也有一些不一樣，如ADI公司的ADSP-21XX系列的數(shù)據(jù)字為16位而指令字為24位。處理速度處理器是否符合設(shè)計要求，關(guān)鍵在于是否滿足速度要求。測試處理器的速度有很多方法，最基本的是測量處理器的指令周期。但是指令執(zhí)行時間并不能表明處理器的真正性能，不同的處理器在單個指令完成的任務(wù)量不一樣，單純地比較指令執(zhí)行時間并不能公正地區(qū)別性能的差異。一些新的DSP采用超長指令字(VLIW)架構(gòu)，在這種架構(gòu)中，單個周期時間內(nèi)可以實(shí)現(xiàn)多條指令，而每個指令所實(shí)現(xiàn)的任務(wù)比傳統(tǒng)DSP少，因此相對VLIW和通用DSP器件而言，比較MIPS的大小時會產(chǎn)生誤導(dǎo)作用。
即使在傳統(tǒng)DSP之間比較MIPS大小也具有一定的片面性。例如，某些處理器允許在單個指令中同時對幾位一起進(jìn)行移位，而有些DSP的一個指令只能對單個數(shù)據(jù)位移位;有些DSP可以進(jìn)行與正在執(zhí)行的ALU指令無關(guān)的數(shù)據(jù)的并行處理(在執(zhí)行指令的同時加載操作數(shù))，而另外有些DSP只能支持與正在執(zhí)行的ALU指令有關(guān)的數(shù)據(jù)并行處理;有些新的DSP允許在單個指令內(nèi)定義兩個MAC。因此僅僅進(jìn)行MIPS比較并不能準(zhǔn)確得出處理器的性能。解決上述問題的方法之一是采用一個基本的操作作為標(biāo)準(zhǔn)來比較處理器的性能。常用到的是MAC操作，但是MAC操作時間不能提供比較DSP性能差異的足夠信息，在絕大多數(shù)DSP中，MAC操作僅在單個指令周期內(nèi)實(shí)現(xiàn)，其MAC時間等于指令周期時間，如上所述，某些DSP在單個MAC周期內(nèi)處理的任務(wù)比其它DSP多。MAC時間并不能反映諸如循環(huán)操作等的性能，而這種操作在所有的應(yīng)用中都會用到。最通用的辦法是定義一套標(biāo)準(zhǔn)例程，比較在不同DSP上的執(zhí)行速度。這種例程可能是一個算法的“核心”功能，如FIR或IIR濾波器等，也可以是整個或部分應(yīng)用程序，如語音編碼器等。在比較DSP處理器的速度時要注意其所標(biāo)榜的MOPS(百萬次操作每秒)和MFLOPS(百萬次浮點(diǎn)操作每秒)參數(shù)，因?yàn)椴煌膹S商對“操作”的理解不一樣，指標(biāo)的意義也不一樣。例如，某些處理器能同時進(jìn)行浮點(diǎn)乘法操作和浮點(diǎn)加法操作，因而標(biāo)榜其產(chǎn)品的MFLOPS為MIPS的兩倍。其次，在比較處理器時鐘速率時，DSP的輸入時鐘可能與其指令速率一樣，也可能是指令速率的兩倍到四倍，不同的處理器可能不一樣。另外，許多DSP具有時鐘倍頻器或鎖相環(huán)，可以使用外部低頻時鐘產(chǎn)生片上所需的高頻時鐘信號。
