發布日期：2022-04-20 點擊率：60
對于芯片，其實大部分人都或多或少有所了解，比如手機芯片以及常聽說的高通芯片等。為增進大家對芯片的認識，本文將對時鐘芯片設計過程中的一些要點以及處理時鐘芯片數據丟失的問題予以介紹。如果你對芯片具有興趣，不妨繼續往下閱讀哦。
一、時鐘芯片設計要點
1.晶振起振時間
晶振的起振時間在很大程度上依賴于晶振的特性和電路布局。高的串行等效電阻(ESR)和過大的電容負載是延長啟動時間的主要因素。用含有推薦的特性的晶振和依照推薦的電路布局的電路通常能在一秒內啟動晶振。
2.電池連接
大多數FS的RTCs都包括一個電池輸入引腳。電池是用來保持當主電源斷開后時鐘能夠正常走動。對于大多數設計來說，所用的電池都是鈕扣鋰電池。
有的RTCs用電源電壓作為參考來決定什么時候VCC是有效電平。當VCC低于最小值時，器件進入寫保護，禁止外部訪問器件。當器件工作在VCC條件下時，VBAT輸入將處于高阻狀態。如果電池沒有連接到VBAT上，或是連接到串行二極管，VBAT的輸入處于高電平漂浮狀態，引起RTC進入寫保護。在FS的大多數時鐘內部都提供反充電寫保護，以消除外部二極管。
3.讀/寫時間和日期
由于在讀或寫的過程中可以進行內部寄存器更新而沒數據的破壞，大多數FS 的時鐘都提供能確保訪問時間和日期的方法。
輔助緩沖寄存器(二級緩存)也用在串行時鐘上。當訪問(讀)RTC時，當前時間和日期傳送到輔助寄存器。一個脈沖讀信號將從輔助寄存器中讀數據，在內部寄存器連續更新時輔助寄存器的內容將保持不變。 下一次訪問(當芯片有效，復位或開始)將又一次傳送數據。當寄存器被寫時類似的過程發生，除非數據在訪問之前沒有被內部寄存器刷新。
在時間保持非易失性(NV)RAM時鐘上，用TE位或R和W位封存用戶寄存器。
有多總線時鐘里。有幾種方法能確保時間和日期寄存器在訪問間不變。以下方法即是：
4.設置位
B寄存器的SET位設為1時，用戶雙緩存時間和日期寄存器被鎖存了。內部寄存器仍然正常的不斷更新。
進程中的更新標志位(UIP)每秒將產生一個脈沖。當UIP位變為高電平后，更新將在244uS后發生。如果UIP位讀出的為低電平，為避免更新時的錯誤用戶至少有244uS的時間可以讀寄存器的數據。
如果使能，那么在每一次更新周期之后產生一次中斷，該周期表明999ms能讀有效時間和日期信息。
5.默認的寄存器值
如果數據手冊中沒有特殊說明，初始上電寄存器值不確定。也就是說，它們和DROM或SRAM是一樣：初始上電后，用于實際的數據是隨機的。
二、設計時，如何解決數據丟失/數據破壞問題
有兩種情況可以引起數據丟失：無意中的寫時鐘或反相小故障脈沖電壓用到IC上。因為CH或/EOSC位(帶晶振控制位的時鐘上)處于默認的停止狀態， 反相電壓輸入到IC所造成的數據丟失有時能辨認。另外，大多數而不是所有的寄存器中的數據會破壞。無意中的寫一般發生在電源周期時，但是通常只影響一個寄存器，而不影響串行時鐘。
在上電和/或掉電時許多現代的開關電源將在VCC上產生一個-5V或-6V或甚至更大的毛刺。通過輸入保護二極管，這個負電壓耦合到內部時鐘電源。如果電源能夠提供比電池大的電流，那么數據將丟失。在某種情況下，用一個肖特基二極管可以鉗位這個負毛刺電壓。另外一個時鐘上的負電壓源來自RS232連接器。如果帶時鐘芯片的PCB板掉電，上電的PC或其他器件通過RS232連接器連接到那塊板上，RS232收發器芯片可能將負電壓傳到不上電的PCB板上的其他芯片。
無意中的寫也可能造成數據破壞。在寫保護為有效前，在上電或掉電期間處理器能寫入錯誤的數據。在上電和掉電時，接口電路可能迫使輸入引腳進入寫狀態。在多總線時鐘的情況下，地址信號鎖存在ALE的下降沿。如果/WE和/CS在器件處于寫保護之前變為低電壓，那么在最后寄存器中最后訪問的數據會破壞。VCC的上升時間和下降時間應核對無誤以用于數據手冊的需要。
不正確的中斷程序處理造成間斷的數據問題。在某些情況下，時間和數據信息復制到RAM中去了，并且復制不是同步的。最后，在電路仿真(IEC)硬件配置不當，可以造成奇怪的行為。
以上便是此次小編帶來的“芯片”相關內容，通過本文，希望大家對時鐘芯片具備一定的了解。如果你喜歡本文，不妨持續關注我們網站哦，小編將于后期帶來更多精彩內容。最后，十分感謝大家的閱讀，have a nice day!
下一篇： PLC、DCS、FCS三大控
上一篇： ADC/DAC IC上的集成強
