隔離型全橋DC-DC電源的設計方案

來源：電源網  作者：秩名2014年09月22日 11:09

0

分享

微信QQ空間新浪微博騰訊微博人人網

訂閱

[導讀] 全橋結構在電路設計當中有著相當廣泛的作用。本文介紹了一種基于全橋DC-DC的隔離電源設計。

關鍵詞：DC-DC變壓器

　　全橋結構在電路設計當中有著相當廣泛的作用。本文介紹了一種基于全橋DC-DC的隔離電源設計。文中提及的半橋 IGBT板為兩組隔離的正負電壓輸出，這樣做是為了能夠成為IGBT的驅動及保護。并且在實踐設計時，需要根據選擇的IGBT開關管參數和工作頻率，來確定驅動板電源功率。而后對原邊共用全橋控制的DC-DC電源設計進行了介紹，給出了變壓器的選擇方法。

　　1.IGBT半橋集成驅動板電源特點

　　半橋IGBT的有效驅動和可靠保護都由半橋IGBT集成驅動板來實現。半橋IGBT 集成驅動板自身必須具備兩路DC-DC隔離電源，該電源要求占用PCB面積小、體積緊湊、可靠性高，并且兩組電源副邊完全隔離。在大功率半橋IGBT集成驅動單元的項目中，針對驅動單元需要高效、可靠的隔離電源，設計了一種電源變壓器原邊控制拓撲，即兩組隔離電源變壓器原邊共用一組全橋控制的思路，提高了電源功率密度和效率，節省了功率開關數量。全橋開關管巧妙搭配，無需隔離驅動，減少了占用集成驅動板上的PCB面積。

　　半橋IGBT集成驅動板在兩路驅動上表現出負載特性一致的原因是，因為上下半橋當中兩個單元IGBT的性能參數一致，并且采用同體封裝。因此在IGBT半橋集成驅動板的電源設計中，兩組隔離的DC-DC電源原邊完全可以共用一組控制電路。IGBT半橋集成驅動板一般鑲嵌在IGBT功率模塊上，它對驅動板的要求有兩個：第一是半橋集成驅動板對PCB面積、體積要求很高，要求盡可能減小PCB面積和體積;第二因為驅動IGBT需要的功率較大，對板上電源的功率密度、效率要求也較高。

　　2.原邊共用全橋控制的DC-DC電源設計

　　本設計采用了兩個變壓器原邊共用，也就是全橋電路控制DC-DC電源變壓器。正常模式下兩個全橋變換拓撲需要兩組全橋開關，同時全橋開關的脈沖驅動電路也為兩組共8路PWM脈沖。采用共用全橋拓撲節省了控制電路和全橋開關，簡化了DC-DC隔離電源電路。由于該電源是給半橋IGBT驅動電路供電，負載穩定且可計算，因此全橋DC-DC電源采用開環控制，滿足最大功率需求即可。電路原理如圖1所示，該電源由4部分組成：4路PWM脈沖產生電路、全橋驅動開關、電源變壓器及其副邊整流濾波電路。DC-DC電源輸入為單+15 V電源，輸出為兩組隔離的+15 V和-10 V雙電源，采用負電源是為可靠地關斷IGBT。

　　圖1 原邊共用全橋電路的DC-DC原理圖

　　共用全橋開關的兩組DC-DC隔離電源工作原理為：對角的開關管同時開通，另外一組對角已經關斷，此時兩組磁芯原邊同時正反相激磁，副邊耦合，再進行全波整流濾波后得到穩定的電源。設計全橋開關工作頻率為360 kHz，同時采用全波整流，因此副邊不需要很大的濾波、儲能元件，有利于實現DC-DC電源小型化。

　　全橋DC-DC電源參數為：輸入+15 V、輸出+15 V、-10 V、輸出功率6 W、工作頻率360 kHz。要求額定負載下動態特性、滿足：+15 V波動《+1 V、-10 V波動《-2V、工作頻率滿足5%的偏差容限。其中工作頻率由施密特觸發器CD40106參數及RC數值決定。具體參數為：R=2.2kΩ、C=748 pF、VDD=15 V、VT+=8.8 V、VT-=5.8 V。根據式（1）計算出振蕩頻率為748.792 kHz，因為設計中多諧振蕩器輸出對2路RC充放電，充電電容容量增大一倍，因此振蕩頻率為上述計算頻率的1/2，即374.396kHz。

　　3.原邊共用全橋控制的4路PWM信號產生

　　傳統的全橋DC-DC拓撲由4只相同的開關管組成，需要2路互反的PWM控制信號，每路PWM信號驅動對角的2只開關管，2路PWM信號要求有死區，避免全橋直通。全橋拓撲的上橋臂驅動必須隔離，否則無法完成正確驅動，隔離電路一般采用光耦或磁性器件實現，電路復雜、體積大。設計采用2個電源變壓器原邊繞組共用一個全橋開關，由于系統為+15 V單電源輸入，因此全橋開關采用2片內含PMOS和NMOS的S14532ADY實現，此時PWM驅動脈沖無需隔離，即不用將全橋的上下臂驅動脈沖進行隔離，使用振蕩電路的邏輯門進行驅動，簡化了控制電路，同時該全橋開關為小體積的SO-8封裝，實現了最小PCB設計。據此原理設計全橋開關需要4路PWM 脈沖驅動，分為2組，每組內互反，驅動對角的PMOS和NMOS開關，2組之間帶有死區，具體的4路。G11、G2、 G22、G1為4路PWM驅動，T1、T11為兩個DC-DC電源變壓器，此處只畫出了原邊繞組，C為隔直電容，能夠有效地防止變壓器磁芯飽和。可以看到，對角的開關同時導通，兩組對角交替開關，兩個變壓器磁芯工作在I、Ⅲ工作象限，雙向勵磁，有利于實現高功率密度。

　　一般PWM驅動產生方法用MCU、DSP或專用IC產生，難以實現低成本和緊湊設計。文中對通用多諧振蕩器電路進行改進，分別增加兩個二極管、電阻及電容，即可輸出滿足上述要求的4路PWM驅動信號，簡化了電源設計，提高了可靠性。

　　4.DC-DC電源變壓器的選擇及設計

　　系統電源采用全橋驅動，磁芯工作在I、Ⅲ象限，驅動上要能夠防止磁芯飽和，同時要求效率高、體積小。基于上述考慮，選用環形磁芯T10×6×5，材質為PC40，環形磁芯漏磁小、效率高。具體參數為：μi=2 400，Ae=9.8 mm2，Aw=28.2mm2，J=2A/mm2。系統工作狀態為：ηB=90%，Km=0.1，fs=366 kHz，Bm=2 000 GS，根據P0=Ae×Aw×2×fs×Bm×J×ηB×Km×10-6。得出P0=9.8×10-2×28.2 x 10-2×2×366×103×2 000 x 2×0.9×0.1×10-6=7.3 W，理論計算表明，所選磁芯滿足設計的功率要求。

　　變壓器匝數設計是根據式（2）和式（3）計算，其中μi為輸入電壓最小值，△Vce為額定電流下全橋回路開關管壓降，Dmax=0.48;μo為輸出電壓額定值，△Vd為輸出額定電流下全波整流二極管壓降。理論計算原副邊匝數為：原邊Np=4.6匝，副邊Ns1=5.8匝，Ns2=3.9匝。

　　Np=［（μi-△Vce）×Dmax］/（2△B×Ae×fs） （2）

　　Np=［（μo-△Vd）×（1-Dmax）］/（2△B×Ae×fs） （3）

　　實際調試結果為：原邊p=6匝，副邊Ns1=8匝，Ns2=5匝。

　　5.帶死區的4路互補PWM信號仿真

　　兩路DC-DC電源變壓器原邊共用全橋拓撲，全橋電路的4路PWM信號是在多諧振蕩器電路的基礎上添加幾個無源器件生成的，并且產生的兩組驅動信號帶有死區，能夠有效防止全橋開關器件直通。電路的工作原理是：對通用多諧振蕩器輸出加以改進，使其充放電電容容量不同，產生2路充放電曲線略有差異的波形，這個差異就會在兩組PWM波之間產生死區，再分別經過同相器和反相器，即可產生4路滿足驅動要求的PWM脈沖。

　　4路PWM生成電路的Saber仿真原理圖及仿真結果如圖3（a）和圖3（b）所示。由仿真結果可以看出，4路PWM脈沖能夠滿足共用全橋拓撲的控制要求。

　　6.實驗結果

　　圖4（a）所示為實際全橋DC-DC電源變壓器原邊及副邊繞組帶載波形，其中CH1為原邊線圈兩端電壓，CH2為副邊線圈正電壓。由于器件分散性，實際測試DC-DC電源工作頻率為366 kHz，頻率偏差為3.8%，滿足設計要求。圖4（b）所示為動態加載輸出波形，其中CH1為輸出正電壓，CH2為輸出負電壓。測試時負載為35 Ω/10 W，可以看到突加突卸額定負載時輸出正電壓較平穩，波動《1 V，滿足設計要求。負電壓稍有波動，考慮到IGBT負壓是用來維持關斷狀態，負壓在-5～-15 V即可，因此滿足半橋集成驅動電源的要求。

　　本篇文章通過對原理的分析和計算，介紹了一種比較穩定且性能較高的DC-DC隔離電源設計，這種設計不僅容易安裝，還能與IGBT模塊完美集成。并且在最后通過對實驗結果的分析，證明了該種電源的高效性和可靠性，達到了設計目的。

分享到：微信QQ空間新浪微博騰訊微博

0 收藏(0) 打印

免費訂閱 ElecFans 信息速遞，掌握即時科技產業動態與最新技術方案