| <script
var cpro_id = "u1457042"; <iframe id="iframeu1457042_0" dcom?rdid=1457042&dc=2&di=u1457042&dri=0&dis=0&dai=3&ps=425x362&dcb=BAIDU_SSP_define&dtm=BAIDU_DUP_SETJSONADSLOT&dvi=0.0&dci=-1&dpt=none&tsr=0&tpr=1459711058301&ti=%E5%9F%BA%E4%BA%8ETMS320F206%E7%9A%84%E7%94%B5%E7%BD%91%E6%95%B0%E6%8D%AE%E5%A4%84%E7%90%86%E6%9D%BF%E8%AE%BE%E8%AE%A1_%E7%94%B5%E6%B0%94%E8%87%AA%E5%8A%A8%E5%8C%96%E6%8A%80%E6%9C%AF%E7%BD%91&ari=1&dbv=0&drs=1&pcs=645x335&pss=970x426&cfv=0&cpl=22&chi=50&cce=true&cec=gbk&tlm=1402382008<u=http%3A%2F%2Fwww.dqjsw.com.cn%2Fdiangongdianzi%2Fdianlidiangong%2F3117.html&ecd=1&psr=1366x768&par=1366x728&pis=-1x-1&ccd=24&cja=false&cmi=34&col=zh-CN&cdo=-1&tcn=1459711058&qn=0a6d65f49751d697&tt=1459711058277.182.302.303" vspace="0" hspace="0" marginwidth="0" marginheight="0" scrolling="no" style="border:0; vertical-align:bottom;margin:0;" allowtransparency="true" align="center,center" width="200" height="200" frameborder="0"> |
１ 引言
隨著電力系統(tǒng)新型負(fù)荷及非線性負(fù)荷的大量增加，電力系統(tǒng)的電壓和電流波形會(huì)發(fā)生嚴(yán)重畸變，從而給電力系統(tǒng)帶來很大的“電網(wǎng)污染”。特別是用戶內(nèi)部短路以及開關(guān)操作、變壓器或電容器組投切時(shí)的短時(shí)中斷均會(huì)引起暫態(tài)、瞬時(shí)過電壓以及電壓凹陷、凸起或短時(shí)供電中斷等電能質(zhì)量擾動(dòng)問題。同時(shí)電網(wǎng)系統(tǒng)中的諧波成份也越來越復(fù)雜，嚴(yán)重的電力“污染”對(duì)某些行業(yè)（如醫(yī)院的精密儀器、微計(jì)算機(jī)系統(tǒng)以及智能電子、工業(yè)過程控制中的微處理器等）構(gòu)成了巨大的威脅，甚至造成“瀑布”式的連鎖反映，從而引發(fā)電網(wǎng)崩潰的事件。所以，電力系統(tǒng)中電網(wǎng)數(shù)據(jù)的精確采集、故障判斷、數(shù)據(jù)處理已成為電網(wǎng)正確運(yùn)行的焦點(diǎn)。
現(xiàn)有的電網(wǎng)質(zhì)量分析板受器件和分析方法的限制，大多對(duì)系統(tǒng)中的暫態(tài)、短時(shí)擾動(dòng)信息難以快速、準(zhǔn)確地捕捉。隨著高速數(shù)字信號(hào)處理ＤＳＰ 技術(shù)的發(fā)展及其制造成本的降低，ＤＳＰ技術(shù)在電力系統(tǒng)的各個(gè)研究領(lǐng)域得到了廣泛的應(yīng)用。表１是ＤＳＰ方式與傳統(tǒng)芯片處理方式的能力對(duì)比，從中可以看出ＤＳＰ用作處理器的優(yōu)勢(shì)。
表1 DSP與傳統(tǒng)芯片處理能力對(duì)比表 （３）對(duì)電壓、電流的ｌ～６３次諧波進(jìn)行分析，給出幅度、相位以及三相電壓、電流的總畸變率； 由于ＴＭＳ３２０Ｆ２０６僅有一個(gè)同步通訊口，因而設(shè)計(jì)中采用ＤＳＰ的ＵＡＲＴ擴(kuò)展。同時(shí)由于輸入輸出接口的資源有限，故采用了ＣＰＬＤ擴(kuò)展。圖２中將ＤＳＰ及電源、地、光電耦合器等做了簡化，有興趣的讀者可以查詢相關(guān)資料。本系統(tǒng)中１６Ｃ５５２的串口和并口都工作在中斷工作方式，１６Ｃ５５２的ＣＬＫ端外接１５．９７４４ＭＨｚ晶振時(shí)，可通過設(shè)置除數(shù)寄存器的高、低位ＤＬＭ、ＤＬＬ來確定通訊的波特率。 為了便于調(diào)試和實(shí)現(xiàn)程序加載、設(shè)置軟件斷點(diǎn)等功能，系統(tǒng)擴(kuò)展了３２ｋ的快速ＳＲＡＭ來將程序、參數(shù)放入其中，調(diào)試成功后，可將待固化程序通過仿真器燒入ＴＭＳ３２０Ｆ２０６的第一塊１６ｋ字的Ｆｌａｓｈ中，第二塊用于固化放置重要參數(shù)。為了調(diào)試方便和有效利用資源，程序、數(shù)據(jù)片選應(yīng)采用圖３所示的連接方式，調(diào)試時(shí)程序選用前１６ｋ（８０００Ｈ～ＢＦＦＦＨ）的ＳＲＡＭ，后１６ｋ（Ｃ０００Ｈ～ＦＦＦＦＦＨ）用于存放數(shù)據(jù)參數(shù)。
CPU系統(tǒng) | 采樣通道數(shù) | DFT計(jì)算時(shí)間 | 采樣時(shí)間/（μs） | 采樣結(jié)果精度（%） |
TMS320F206晶振：10MHz | 40 | 整型30點(diǎn)28μs | 24 | 0.2 |
80C196晶振：12MHz | 16 | 整型12點(diǎn)1500μs | 160 | 0.5 |
80C51晶振：12MHz | 8 | 整型12點(diǎn)1500μs | 60 | 0.5 |
２ 基于ＴＭＳ３２０Ｆ２０６的硬件設(shè)計(jì)
基于ＤＳＰ處理板的主體設(shè)計(jì)思想是采用ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６構(gòu)成數(shù)字處理系統(tǒng)，并以下位機(jī)為主體實(shí)現(xiàn)實(shí)時(shí)采樣、數(shù)據(jù)處理、分析和短時(shí)儲(chǔ)存，然后與上位機(jī)進(jìn)行數(shù)據(jù)通訊，以及利用遠(yuǎn)程計(jì)算機(jī)進(jìn)行展示和數(shù)據(jù)庫存儲(chǔ)管理等。具體操作如下：
（１）用處理板測(cè)量并計(jì)算三相電流、電壓的有效值、有功功率、無功功率以及功率因數(shù)；對(duì)４０Ｈｚ～２ＭＨｚ頻率輸入信號(hào)進(jìn)行測(cè)頻采樣；
（２）對(duì)數(shù)據(jù)進(jìn)行處理，分析查錯(cuò)，給出報(bào)警類別，并給出開關(guān)量輸出信號(hào)以便進(jìn)行開合閘操作；
圖2
（４）通過１６Ｃ５５２芯片ＵＡＲＴ擴(kuò)展２個(gè)ＲＳ－２３２和一個(gè)ＲＳ－４８５接口以便與上位機(jī)進(jìn)行數(shù)據(jù)交換，同時(shí)擴(kuò)展一并行口以與打印機(jī)相連；
（５）用看門狗進(jìn)行刷新、復(fù)位并實(shí)時(shí)檢測(cè)系統(tǒng)；
該處理板的主控芯片選用定點(diǎn)ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６。系統(tǒng)的硬件功能框圖如圖１所示。
該電網(wǎng)采樣數(shù)據(jù)處理板的功能是在數(shù)字信號(hào)處理芯片ＴＭＳ３２０Ｆ２０６的控制下完成的。數(shù)據(jù)采樣模塊采用的３片高速１４位Ａ／Ｄ芯片ＭＡＸ１２５在工作時(shí)外接與１６Ｃ５５２公用的１６ＭＨｚ時(shí)鐘，因其并行接口數(shù)據(jù)訪問和總線釋放的時(shí)間特性與ＤＳＰ的特性兼容，因此，其轉(zhuǎn)換結(jié)果可由ＤＳＰ不加等待狀態(tài)而直接讀取。３片ＭＡＸ１２５在此用１２路進(jìn)行同步采樣不用的通道為防干擾應(yīng)接地。電壓、電流等模擬量通過變壓器轉(zhuǎn)換成－５Ｖ～＋５Ｖ的電壓，并在濾波后接入ＭＡＸ１２５，轉(zhuǎn)換開始信號(hào)由ＤＳＰ的引腳ＴＯＵＴ提供給３片ＭＡＸ１２５的ＣＯＮＶＳＴ引腳，并在上升沿啟動(dòng)采樣，片內(nèi)的時(shí)序發(fā)生器可控制指定的通道以使其按順序進(jìn)行轉(zhuǎn)換，并將結(jié)果存儲(chǔ)在片內(nèi)１４Ｂｉｔ×４的ＲＡＭ中，轉(zhuǎn)換結(jié)束后，每片ＭＡＸ１２５的ＩＮＴ引腳變低３片通過ＣＰＬＤ或門輸出給ＤＳＰ。讀取結(jié)果時(shí)，執(zhí)行連續(xù)讀操作，第一次讀到的是第一通道的數(shù)據(jù)，第二次讀的是第二通道的數(shù)據(jù)，依此類推。
１６Ｃ５５２是ＴＩＴＬｌ６Ｃ５５２ 、ＥＸＡＲＳＴ１６Ｃ５５２ 、ＶＬＳＩＶＬ１６Ｃ５５２ 等公司生產(chǎn)的異步通信芯片。在采樣處理板中１６Ｃ５５２可作為ＲＳ２３２、ＲＳ４８５串口和打印機(jī)并口的擴(kuò)展芯片，并通過ＭＡＸ２３２驅(qū)動(dòng)芯片來和ＭＡＸ１４８６驅(qū)動(dòng)芯片與上位機(jī)進(jìn)行通訊。圖２為ＵＡＲＴ擴(kuò)展的電路圖。
圖4
在硬件電路設(shè)計(jì)中，ｌ６Ｃ５５２的片內(nèi)寄存器選擇線Ａ０～Ａ２以及讀寫信號(hào)均由ＤＳＰ直接控制。串、并行通道的片選線ＣＳＡ、ＣＳＢ和ＣＳＰ則由ＣＰＬＤ直接控制，可根據(jù)需要選擇串行通信方式還是并行通信方式。為防止干擾，
系統(tǒng)加入了光電隔離器，由于ＲＳ２３２電平與ＣＭＯＳ電平不同，因此ＲＳ２３２驅(qū)動(dòng)器與ＣＭＯＳ電平連接時(shí)必須經(jīng)過電平轉(zhuǎn)換，ＭＡＸ２３２就是完成這一功能的。另外，用ＭＡＸｌ４８６來實(shí)現(xiàn)與ＲＳ４８５的通訊，該驅(qū)動(dòng)芯片的ＯＥ、Ｈ／Ｆ可決定電路是工作在半雙工還是全雙工狀態(tài)，并可由ＣＰＬＤ來控制選擇。ｌ６Ｃ５５２的并口可直接連接到ＰＣ機(jī)的并口上而無須電平轉(zhuǎn)換。通訊時(shí)，通過中斷ＩＮＴ１～ＩＮＴ３可向ＣＰＬＤ邏輯塊發(fā)生申請(qǐng)，并由ＤＳＰ響應(yīng)。
該系統(tǒng)能測(cè)量４０Ｈｚ～２ＭＨ的信號(hào)頻率。測(cè)量工頻時(shí)，電網(wǎng)信號(hào)經(jīng)變壓器降壓后，再經(jīng)過濾波器和比較器送給ＣＰＬＤ進(jìn)行計(jì)數(shù)測(cè)量。８ＭＨｚ（ＣＬＫ）晶振脈沖輸入可以使用單獨(dú)的有源晶振，也可以用ＣＰＬＤ對(duì)已有的１６ＭＨｚ晶振分頻得到。
選用完成系統(tǒng)電源監(jiān)控的看門狗復(fù)位芯片ＭＡＸ１２３２，可設(shè)置為自動(dòng)刷新和手動(dòng)復(fù)位結(jié)合方式。當(dāng)電壓檢測(cè)器監(jiān)控到Ｖｃｃ低于所選擇的容限時(shí)，系統(tǒng)將輸出并保持復(fù)位電平；以使ＤＳＰ能在一定時(shí)間內(nèi)觸發(fā)ＳＴ端來刷新看門狗。如果ＳＴ在２５０ｍｓ間隔內(nèi)未觸發(fā)，ＭＡＸ１２３２自動(dòng)發(fā)出信號(hào)來復(fù)位系統(tǒng)。
３ 基于ＴＭＳ３２０Ｆ２０６的軟件流程
該數(shù)據(jù)采集處理板通過ＴＭＳ３２０Ｆ２０６內(nèi)部定時(shí)器中斷來啟動(dòng)Ａ／Ｄ轉(zhuǎn)換，中斷周期被設(shè)置為每周波采樣６４點(diǎn)，即約３１２．５ｎｓ觸發(fā)一次中斷。ＭＡＸ１２５的１２路Ａ／Ｄ轉(zhuǎn)換完成后，電路將觸發(fā)中斷信號(hào)ＩＮＴ０給ＤＳＰ。實(shí)時(shí)數(shù)據(jù)由ＤＳＰ通過連續(xù)讀脈沖將數(shù)據(jù)存到內(nèi)、外部擴(kuò)展ＲＡＭ或通過通訊擴(kuò)展芯片傳給上位機(jī)。當(dāng)數(shù)據(jù)采樣達(dá)到６４個(gè)點(diǎn)后，開始執(zhí)行ＦＦＴ單元。通常將ＦＦＴ算法程序塊存到ＤＳＰ內(nèi)部存儲(chǔ)單元Ｂ０中，該單元是一個(gè)６４點(diǎn)同址基２ 時(shí)間抽取的ＦＦＴ模塊。通過ＤＳＰ算法可實(shí)現(xiàn)對(duì)各項(xiàng)電能質(zhì)量指標(biāo)及其它電參數(shù)的計(jì)算與分析，同時(shí)進(jìn)行數(shù)據(jù)處理（包括諧波分析和不平衡度分析），也就是在采樣點(diǎn)采樣后實(shí)時(shí)檢測(cè)信號(hào)的峰值、有效值等信息，以判斷過壓、欠壓、振蕩等電能質(zhì)量問題。最后將實(shí)時(shí)波形或分析譜結(jié)果傳送到ＰＣ上位機(jī)或其它網(wǎng)絡(luò)上。系統(tǒng)的每個(gè)采樣周期的時(shí)間分配見圖４ 所示。其軟件主程序和中斷處理程序流程圖分別見圖５、圖６ 所示。
４ 結(jié)束語
我國對(duì)電網(wǎng)質(zhì)量研究起步較晚，目前使用的電網(wǎng)質(zhì)量檢測(cè)設(shè)備與發(fā)達(dá)國家還有一定距離，因此，電網(wǎng)污染問題仍然有待于進(jìn)一步解決，傳統(tǒng)的采樣裝置有待于進(jìn)一步優(yōu)化提高，本文設(shè)計(jì)的電力采樣處理板采用ＤＳＰ芯片構(gòu)成數(shù)字處理系統(tǒng)，以下位機(jī)為主體實(shí)現(xiàn)實(shí)時(shí)采樣、數(shù)據(jù)處理、分析和短時(shí)儲(chǔ)存，同時(shí)與上位機(jī)進(jìn)行數(shù)據(jù)通訊并利用遠(yuǎn)程計(jì)算機(jī)展示和存儲(chǔ)管理數(shù)據(jù)庫。實(shí)驗(yàn)證明：利用該設(shè)備可提高系統(tǒng)的運(yùn)算速度和精度而且性價(jià)比很高。</
