引 言
   　 確定性信號的不同時刻取值一般都具有較強的相關性；而干擾噪聲的隨機性較強，其不同時刻取值的相關性較差，利用這一差異可以把確定性信號和干擾噪聲區分開來。對于疊加了噪聲的信號x(t)，當其自相關函數Rx(τ)的延時τ較大時，隨機噪聲對Rx(τ)的貢獻很小，這時的Rx(τ)主要表現x(t)中包含的確定性信號的特征，例如直流分量，周期性分量的幅度和頻率等。而對于非周期性的隨機噪聲，當延時τ較大時，噪聲項的自相關函數趨向于零，這就從噪聲中把有用信號提取出來了。
    　利用FPGA強大的并行運算功能和其內核中豐富的存儲器資源，很容易實現一些在分立元器件中難以實現的功能，例如高速的并行乘積運算，向存儲器儲存和調用數據等。利用這個優勢可以將一些本來復雜的運算和數字邏輯大大的簡化在一塊芯片之中。
    　SoC(System on Chip)是20世紀90年代提出的概念，它是將多個功能模塊集成在一塊硅片上，提高芯片的集成度并減少了外設芯片的數量和相互之間在PCB上的連接，同時系統性能和功能都有很大的提高。隨著FPGA芯片工藝的不斷發展，設計人員在FPGA中嵌入軟核處理器成為可能，Altera和Xilinx公司相繼推出了SoPC(System on a Programmable Chip)的解決方案，它是指在FPGA內部嵌入包括CPU在內的各種IP組成一個完整的系統，在單片FPGA中實現一個完整得系統功能。
   　 與SoC相比，SoPC具有更高的靈活性，FPGA的可編程特性使之可以根據需要任意定制SoPC系統；與ASIC相比，SoPC具有設計周期短，設計成本低的優勢同時開發難度也大大降低。

1 相關算法的分析及系統總體設計
1．1 相關算法
    隨機信號x(t)的自相關函數Rx(t1，t2)是其在時域特性的平均度量，它反應同一隨機噪聲x(t)在不同時刻t1和t2取值的相關程度，其定義為：
   
    對于各態遍歷的平穩隨機噪聲，其統計特征量與時間起點無關。令t1=t，t2=t-τ，則Rx(t1，tz)=Rx(t，t-r)，簡記為Rx(τ)：
   
    在連續域中自相關函數可以用積分表示為：
   
    在離散域中自相關函數的表現為數字累加和，即：
   
式中：N為累加平均的次數；k為延時序號。因為在FPGA等數字器件中自相關計算都是建立在數字離散域基礎上的。其中x(n)與x(n-k)時間的相隔即式(2)中τ的值為采樣時間間隔△t乘以延時數k，τ=△tk，在數字離散處理系統中τ的取值只能為△t的整數倍。根據數字相關量化噪聲導致的SNR的退化比的定義：
   　 D=模擬相關的SNR／數字相關的SNR (5)
  　  數字相關的SNR=6．02n+1．76(dB)，
  　  n=A／D轉換器的量化位數 (6)
    　從上式可見，在保持模擬相關的SNR參數不變的情況下，有效地提高A／D轉換器的量化位數可以很好地減小SNR的退化比。
    　該設計的基本算法思想是：首先將A／D(Analogeto Digital)轉化得到的數字信號通過“乒乓”RAM進行緩沖，然后將數據送人乘法器中進行乘法運算，計算得到x(n)與x(n-k)的乘積，將N次乘積送入累加器相加得到以后，乘以1／N或者除以N即可得到式(4)。其具體流程圖如圖1所示。

1．2 總體實現思路
   　 相關算法整體設計思路如圖2所示。

   　 FLASH芯片 用于保存NiosⅡ中運行的程序代碼和FPGA中的配置數據。在SoPC Builder中定制NiosⅡ系統時集成了CFI(通用FLASH接口)控制器。這樣就可以很方便地使用FLASH芯片；SDRAM通常用于需要大量易失性存儲器且成本要求高的的應用系統。SDRAM比較便宜，但需要實現刷新操作、行列管理、不同延遲和命令序列等邏輯。NiosⅡ系統中集成的SDRAM芯片接口能夠處理所有的SDRAM協議要求，使SDRAM的使用方便。