首先來分析下圖所示電路的工作情況，可以建立競爭冒險的概念。

在圖中，與門G2的輸入是Ａ和兩個互補信號。由于G1的延遲，的下降沿要滯后于Ａ的上升沿，因此在很短的時間間隔內，G2的兩個輸入端都會出現高電平，致使它的輸出出現一個高電平窄脈沖（它是按邏輯設計要求不應出現的干擾脈沖），見圖中的波形部分所示。與門G2的２個輸入信號分別由G1和Ａ端兩個路徑在不同的時刻到達的現象，通常稱為競爭，由此而產生輸出干擾脈沖的現象稱為冒險。

下面進一步分析組合邏輯電路產生競爭冒險的原因。

設有一個邏輯電路如上圖所示，其工作波形如下圖所示。它的輸出邏輯表達式為。由此式可知,當Ａ和Ｂ都為1時，L＝1，與C的狀態無關。但是，由波形圖可以看出，在Ｃ由１變０時，Ｃ由０變１有一延遲時間，在這個時間間隔內,G2和G3的輸出ＡＣ和同時為０，而使輸出出現一負跳變的窄脈沖，即冒險現象。這是產生競爭冒險的原因之一，其他原因這里不作詳述。

由以上分析可知，當電路中存在由反相器產生的互補信號，且在互補信號的狀態發生變化時可能出現冒險現象。