【導(dǎo)讀】大家如果心細(xì)的話應(yīng)該會(huì)留意到本期文章的題目，串?dāng)_案例分解，已經(jīng)可以揭示上期問題的答案了，主要是串?dāng)_在作怪，原來如此，是不是恍然大悟？

繼續(xù)來找茬——DDR2設(shè)計(jì)案例分享（連載1）

http://www.cntronics.com/gptech-art/80029463

大家來找茬——任性的DDR2設(shè)計(jì)（下）

http://www.cntronics.com/cp-art/80029257

大家來找茬——任性的DDR2設(shè)計(jì)（上）

http://www.cntronics.com/sensor-art/80029217

從截圖可以看到，本設(shè)計(jì)的問題主要有3點(diǎn)：
 

1、疊層設(shè)計(jì)不合理，信號(hào)與信號(hào)之間的間距比信號(hào)到參考的間距還小；

2、雙內(nèi)層走線沒有避免平行走線的問題，而且能避開的區(qū)域也沒有意識(shí)去避開，以上兩點(diǎn)造成的直接影響就是串?dāng)_很大；

3、板子本身比較厚，這樣靠近表層的信號(hào)勢必Stub很長，影響阻抗及回?fù)p。

解決該串?dāng)_最直接有效的方法是優(yōu)化疊層，尤其是這種過多個(gè)連接器的背板設(shè)計(jì)。

要想完全消除串?dāng)_影響，最好就是加參考層，能一層信號(hào)一層參考是最好不過的，這也是多數(shù)背板的疊層設(shè)計(jì)方案，當(dāng)然，成本會(huì)有一定的增加。優(yōu)化后的疊層如下圖一所示。

圖一  優(yōu)化后的疊層
 

上面的解釋用仿真其實(shí)也是可以驗(yàn)證的。

另外對(duì)過孔也進(jìn)行一定的背鉆等優(yōu)化處理，分別提取優(yōu)化前后單對(duì)通道（不考慮串?dāng)_）和多對(duì)通道的模型（考慮串?dāng)_），然后進(jìn)行通道無源及有源眼圖仿真，單通道的仿真結(jié)果對(duì)比如下圖二和圖三所示。

圖二  優(yōu)化前后通道插損對(duì)比

圖三  優(yōu)化前后通道眼圖對(duì)比

從以上單通道的仿真也可以說明，優(yōu)化前雖然性能會(huì)差一點(diǎn)，但如果不考慮串?dāng)_的話單通道眼圖還是滿足要求的，這也可以解釋插幾個(gè)槽位還是可以工作的。我們?cè)賮矸抡嫦驴紤]串?dāng)_的情況，仿真對(duì)比如下圖四所示。 

圖四  優(yōu)化前后考慮串?dāng)_的眼圖對(duì)比

從圖四可以看出，一旦考慮串?dāng)_，也就是多個(gè)插槽同時(shí)工作的時(shí)候，原始設(shè)計(jì)的背板因?yàn)榇當(dāng)_的原因眼圖已經(jīng)不滿足要求了，而經(jīng)過優(yōu)化后即使考慮串?dāng)_，也就是多個(gè)插槽同時(shí)工作都不會(huì)對(duì)眼圖有太大的影響，眼圖照樣滿足要求，也就是系統(tǒng)照樣正常工作。

 經(jīng)過后期的實(shí)際測試，此背板問題最終得到了解決。