在高速數(shù)字電路中，CPU的功耗往往隨著主頻的提升而增大，如果PCB Layout不當(dāng)，則可能會(huì)引起CPU工作不穩(wěn)定，本人就曾經(jīng)遇到過。Marvell 88F6282 CPU運(yùn)行在2GHz主頻時(shí)，進(jìn)行Memory Test測(cè)試，發(fā)現(xiàn)CPU常常不工作，而且每次不工作的時(shí)間點(diǎn)沒什么規(guī)律，但是當(dāng)CPU降頻到1.6GHz運(yùn)行時(shí)，這種現(xiàn)象不會(huì)發(fā)生。

進(jìn)行以下分析

Memory Test是驗(yàn)證CPU和DDR在大負(fù)載情形下能否正常工作的一種方式，當(dāng)系統(tǒng)運(yùn)行在1.6GHz的時(shí)候，是正常的，說明CPU和DDR物理連線上是OK的，當(dāng)升級(jí)到2GHz后會(huì)出現(xiàn)不工作，這種現(xiàn)象有兩種原因：一種是時(shí)序上尤其是Set-up Time和Hold Time大于Margin，在1.6GHz時(shí)，因?yàn)轭l率相對(duì)來說低點(diǎn)，也就是時(shí)鐘周期相對(duì)來說長(zhǎng)點(diǎn)，所以時(shí)序上可能能滿足CPU對(duì)訪問DDR的要求，但是升級(jí)到2GHz后，由于時(shí)鐘周期變短了，很有可能導(dǎo)致時(shí)序不能滿足要求，導(dǎo)致CPU訪問DDR時(shí)出現(xiàn)讀寫錯(cuò)誤。為了驗(yàn)證這種想法，我們測(cè)試了2GHz時(shí)CPU訪問DDR的時(shí)序，結(jié)果顯示是時(shí)序滿足要求的。另一種可能是CPU供電不足，因?yàn)椋瑥腗arvell 88F6282的Datasheet上看，CPU工作在2GHz時(shí)比工作在1.6GHz時(shí)電流消耗增加了700mA。

但是打開我們的PCB，我們發(fā)現(xiàn)VCC_CPU是通過第三層的Power層經(jīng)過過孔來提供電流路徑的，檢查發(fā)現(xiàn)有效的電流路徑寬度是40mil左右，根據(jù)經(jīng)驗(yàn)公式，40mil線寬在表層可以走1A的電流來算，這個(gè)線寬是不能滿足CPU供電要求。

Top層VCC_CPU網(wǎng)絡(luò)

Power層VCC_CPU網(wǎng)絡(luò)

解決方案

比較簡(jiǎn)單的方法是從VCC_CPU電源處走一個(gè)飛線到CPU供電引腳處的電容。最終的方法是改Layout，使VCC_CPU電源層線寬最小處為80mil，改版后，這個(gè)問題就沒有再出現(xiàn)了。

本文來自合作伙伴投稿，作者Robin, Jiang，郵箱804037583@qq.com。